PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2001-332633

(43) Date of publication of application: 30.11.2001

(51)Int.CI.

H01L 21/8244 H01L 27/11


(71)Applicant: SONY CORP (21)Application number: 2000-153114 (22)Date of filing: 24.05.2000 (72)Inventor: TSUJI ATSUSHI

(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To simplify the shapes of an element active region and a gate electrode, facilitate pattern formation in a lithography process, reduce registration deviation of resist patterns, and relieve design rule of a divided path of a word line while variation in storage characteristics of a semiconductor storage device is prevented.

SOLUTION: In this semiconductor storage device, an inverter circuit constituted of a driver transistor 4 and a load transistor 6, an inverter circuit constituted of a driver transistor 5 and a load transistor 7, and an access transistor 8 and an access transistor 9 which are arranged in the direction perpendicular to the arrangement direction of the inverter circuits are arranged. A common diffusion layer 22b of the transistor 4 and the transistor 8 and a diffusion layer 22f of the transistor 6 which diffusion layers constitute a part of a storage node are connected by using a T-shaped trench wiring 28 buried in an interlayer insulating film.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-332633 (P2001-332633A)

(43)公開日 平成13年11月30日(2001.11.30)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 21/8244 27/11 H01L 27/10

381

5F083

審査請求 未請求 請求項の数36 OL (全 24 頁)

(21)出願番号

特願2000-153114(P2000-153114)

(22)出願日

平成12年5月24日(2000.5.24)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 辻 篤史

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100082762

弁理士 杉浦 正知

Fターム(参考) 5F083 BS27 BS46 BS48 JA37 JA39


MA06 MA16 MA19 MA20

(54) 【発明の名称】 半導体メモリ

(57) 【要約】

【課題】素子活性領域およびゲート電極の形状の単純化を図り、リソグラフィ工程におけるパターン形成を容易にし、レジストパターンの合わせずれを低減して、半導体メモリの記憶特性の変動を防止しつつ、ワード線の分路の設計ルールの緩和を図る。

【解決手段】 ドライバトランジスタ4とロードトランジスタ6とからなるインバータ回路と、ドライバトランジスタ5とロードトランジスタ7とからなるインバータ回路と、これらの配置方向に対して垂直な方向にアクセストランジスタ8およびアクセストランジスタ9とを配置する。記憶ノードの部分を構成する、トランジスタ4およびトランジスタ8に共通の拡散層22bと、トランジスタ6の拡散層22fとを層間絶縁膜に埋め込まれた下字形状の溝配線28を用いて接続する。



【特許請求の範囲】

【請求項1】 第1のインバータと第2のインバータと から構成されるフリップフロップと、第1のアクセストランジスタと、第2のアクセストランジスタとを有し、上記第1のインバータが、第1のドライバトランジスタと第1のロードトランジスタとから構成され、

上記第2のインバータが、第2のドライバトランジスタ と第2のロードトランジスタとから構成され、

上記第1のインバータを構成する上記第1のドライバトランジスタおよび上記第1のロードトランジスタの配置 10 方向と、上記第2のインバータを構成する上記第2のドライバトランジスタおよび上記第2のロードトランジスタの配置方向とが互いにほぼ平行に設けられ、

上記第1のアクセストランジスタおよび上記第2のアクセストランジスタが、上記第1のインバータの配置方向および上記第2のインバータの配置方向に対してほぼ垂直な方向に配置された構造を有する半導体メモリにおいて

上記第1のドライバトランジスタの一方の拡散層と上記 第1のアクセストランジスタの一方の拡散層とが共通に 20 設けられ、

上記第2のドライバトランジスタの一方の拡散層と上記第1のアクセストランジスタの一方の拡散層とが共通に 設けられ、

上記第1のドライバトランジスタ、上記第2のドライバトランジスタ、上記第1のロードトランジスタ、上記第2のロードトランジスタ、上記第1のアクセストランジスタおよび上記第2のアクセストランジスタを覆うようにして第1の層間絶縁膜が設けられ、

上記半導体メモリの第1の記憶ノードの部分を構成する、上記第1のドライバトランジスタおよび第1のアクセストランジスタに共通の拡散層と上記第1のロードトランジスタの拡散層とが、上記第1の層間絶縁膜の部分に埋め込まれた溝配線を用いて接続されていることを特徴とする半導体メモリ。

【請求項2】 上記第1の層間絶縁膜上に少なくとも上記溝配線を覆うようにして形成された第2の層間絶縁膜が設けられ、上記半導体メモリの第2の記憶ノードの部分を構成する、上記第2のドライバトランジスタおよび第2のアクセストランジスタに共通の拡散層と上記第2のロードトランジスタの拡散層とが、上記第2の層間絶縁膜上に設けられた第1の局所配線を用いて接続されていることを特徴とする請求項1記載の半導体メモリ。

【請求項3】 上記第2のドライバトランジスタおよび第2のアクセストランジスタに共通の拡散層と、上記第2のロードトランジスタの拡散層と、上記第1のロードトランジスタおよび上記第1のドライバトランジスタに共通に用いられる第1のゲート電極とが、上記第1の局所配線を用いて接続されていることを特徴とする請求項2記載の半導体メモリ。

【請求項4】 上記第1の局所配線のパターン形状が、 平面的に、少なくとも3端を有するパターン形状を有 し、上記第2のドライバトランジスタおよび第2のアク セストランジスタに共通の拡散層と、上記第2のロード トランジスタの拡散層と、上記第1のロードトランジス タおよび上記第1のドライバトランジスタに共通に用い

2

タおよび上記第1のドライバトランジスタに共通に用いられる第1のゲート電極とが、それぞれ上記第1の局所配線の一端の部分において接続されていることを特徴とする請求項2記載の半導体メモリ。

【請求項5】 上記第1の局所配線の平面的なパターン 形状が、T字形状またはY字形状であることを特徴とす る請求項4記載の半導体メモリ。

【請求項6】 上記第1のドライバトランジスタおよび 第1のアクセストランジスタに共通の拡散層と、上記第 1のロードトランジスタの拡散層と、上記第2のロード トランジスタおよび上記第2のドライバトランジスタに 共通に用いられる第2のゲート電極とが、上記溝配線を 用いて接続されていることを特徴とする請求項1記載の 半導体メモリ。

の 【請求項7】 上記溝配線が、平面的に、少なくとも3端を有するパターン形状を有し、上記第1のドライバトランジスタの拡散層と、上記第1のロードトランジスタの拡散層と、上記第2のゲート電極とが、それぞれ上記溝配線の一端において接続されていることを特徴とする請求項1記載の半導体メモリ。

【請求項8】 上記溝配線の平面的なパターン形状が、 T字形状またはY字形状であることを特徴とする請求項 7記載の半導体メモリ。

【請求項9】 上記第1のアクセストランジスタおよび 80 上記第2のアクセストランジスタが、上記第1のドライ バトランジスタおよび上記第2のドライバトランジスタ が配置された側に配置されていることを特徴とする請求 項1記載の半導体メモリ。

【請求項10】 上記第1のドライバトランジスタおよび上記第1のロードトランジスタが、互いに共通に用いられる第1のゲート電極を有し、上記第1のゲート電極の平面的なパターン形状が矩形状であることを特徴とする請求項1記載の半導体メモリ。

【請求項11】 上記第1のゲート電極が、多結晶シリ 40 コンからなる層、タングステン系金属からなる層、また はチタン系金属からなる層を有することを特徴とする請 求項10記載の半導体メモリ。

【請求項12】 上記第2のドライバトランジスタおよび上記第2のロードトランジスタが、互いに共通に用いられる第2のゲート電極を有し、上記第2のゲート電極の平面的なパターン形状が矩形状であることを特徴とする請求項1記載の半導体メモリ。

【請求項13】 上記第2のゲート電極が、多結晶シリコンからなる層、タングステン系金属からなる層、また 50 はチタン系金属からなる層を有することを特徴とする請

求項12記載の半導体メモリ。

【請求項14】 第1のインバータと第2のインバータ とから構成されるフリップフロップと、第1のアクセス トランジスタと、第2のアクセストランジスタとを有

上記第1のインパータが、第1のドライバトランジスタ と第1のロードトランジスタとから構成され、

上記第2のインバータが、第2のドライバトランジスタ と第2のロードトランジスタとから構成され、

上記第1のインバータを構成する、上記第1のドライバ 10 トランジスタおよび上記第1のロードトランジスタの配 置方向と、上記第2のインパータを構成する上記第2の ドライバトランジスタおよび上記第2のロードトランジ スタの配置方向とが互いにほぼ平行に設けられ、

上記第1のアクセストランジスタおよび上記第2のアク セストランジスタが、上記第1のインバータの配置方向 および上記第2のインバータの配置方向に対してほぼ垂 直な方向に配置された構造を有する半導体メモリにおい て、

上記第1のドライバトランジスタの一方の拡散層と上記 20 第1のアクセストランジスタの一方の拡散層とが共通に 設けられ、

上記第2のドライバトランジスタの一方の拡散層と上記 第2のアクセストランジスタの一方の拡散層とが共通に 設けられ、

上記第1のドライバトランジスタ、上記第2のドライバ トランジスタ、上記第1のロードトランジスタ、上記第 2のロードトランジスタ、上記第1のアクセストランジ スタおよび上記第2のアクセストランジスタを覆うよう にして第1の層間絶縁膜が設けられ、

上記半導体メモリの第1の記憶ノードの部分を構成す る、上記第1のドライバトランジスタおよび第1のアク セストランジスタに共通の拡散層と、上記第1のロード トランジスタの拡散層とが、上記第1の層間絶縁膜の部 分に設けられた第1の溝配線を用いて接続されていると ともに、

上記半導体メモリの第2の記憶ノードの部分を構成す る、上記第2のドライバトランジスタおよび上記第2の アクセストランジスタに共通の拡散層と、上記第2のロ ードトランジスタの拡散層とが、上記第1の層間絶縁膜 40 求項20記載の半導体メモリ。 の部分に設けられた第2の溝配線を用いて接続されてい ることを特徴とする半導体メモリ。

【請求項15】 上記第1の溝配線および上記第2の溝 配線が、平面的に、2端を有するパターン形状を有し、 上記第1のドライバトランジスタおよび第1のアクセス トランジスタに共通の拡散層と、上記第1のロードトラ ンジスタの拡散層とが、上記第1の溝配線の上記2端の それぞれの一端の部分において接続されているととも に、上記第2のドライバトランジスタおよび第2のアク セストランジスタに共通の拡散層と、上記第2のロード 50 ことを特徴とする請求項14記載の半導体メモリ。

トランジスタの拡散層とが、それぞれ上記第2の溝配線 の一端において接続されていることを特徴とする請求項 14記載の半導体メモリ。

4

【請求項16】 上記第1の溝配線および上記第2の溝 配線の平面的なパターン形状が矩形状であることを特徴 とする請求項15記載の半導体メモリ。

【請求項17】 上記第1の層間絶縁膜上に、少なくと も上記第1の溝配線および上記第2の溝配線を覆うよう にして形成された第2の層間絶縁膜が設けられ、上記第 2の溝配線と、上記第1のロードトランジスタおよび上 記第1のドライバトランジスタに共通に用いられる第1 のゲート電極とが、上記第2の層間絶縁膜上に設けられ る第1の局所配線を用いて接続されていることを特徴と する請求項14記載の半導体メモリ。

上記第1の局所配線が平面的に2端を 【請求項18】 有するパターン形状を有し、上記第2の溝配線と上記第 1のゲート電極とが、それぞれ上記第1の局所配線の一 端において接続されていることを特徴とする請求項17 記載の半導体メモリ。

【請求項19】 上記第1のゲート電極が、多結晶シリ コンからなる層、タングステン系金属からなる層、また はチタン系金属からなる層を有することを特徴とする請 求項17記載の半導体メモリ。

【請求項20】 上記第1の層間絶縁膜上に、少なくと も上記第1の溝配線および上記第2の溝配線を覆うよう にして形成された第2の層間絶縁膜が設けられ、上記第 1の溝配線と、上記第2のロードトランジスタおよび上 記第2のドライバトランジスタに共通に用いられる第2 のゲート電極とが、上記第2の層間絶縁膜上に設けられ 30 る第2の局所配線を用いて接続されていることを特徴と する請求項14記載の半導体メモリ。

【請求項21】 上記第2の局所配線が平面的に2端を 有するパターン形状を有し、上記第1の溝配線と上記第 2のゲート電極とが、それぞれ上記第2の局所配線の一 端において接続されていることを特徴とする請求項20 記載の半導体メモリ。

【請求項22】 上記第2のゲート電極が、多結晶シリ コンからなる層、タングステン系金属からなる層、また はチタン系金属からなる層を有することを特徴とする請

【請求項23】 上記第1のアクセストランジスタおよ び上記第2のアクセストランジスタが、上記第1のドラ イバトランジスタおよび上記第2のドライバトランジス 夕が配置された側に配置されていることを特徴とする請 求項14記載の半導体メモリ。

【請求項24】 上記第1のドライバトランジスタおよ び上記第1のロードトランジスタが、互いに共通に用い られる第1のゲート電極を有し、上記第1のゲート電極 の平面的なパターン形状が、凸部を有する矩形状である

5

【請求項25】 上記第2のドライバトランジスタおよび上記第2のロードトランジスタが、互いに共通に用いられる第2のゲート電極を有し、上記第2のゲート電極の平面的なパターン形状が、凸部を有する矩形状であることを特徴とする請求項14記載の半導体メモリ。

【請求項26】 第1のインバータと第2のインバータ とから構成されるフリップフロップと、第1のアクセス トランジスタと、第2のアクセストランジスタとを有 し、

上記第1のインバータが、第1のドライバトランジスタ と第1のロードトランジスタとから構成され、

上記第2のインバータが、第2のドライバトランジスタ と第2のロードトランジスタとから構成され、

上記第1のインバータを構成する上記第1のドライバトランジスタおよび上記第1のロードトランジスタの配置方向と、上記第2のインバータを構成する上記第2のドライバトランジスタおよび上記第2のロードトランジスタの配置方向とが互いにほぼ平行に設けられ、

上記第1のインバータにおける上記配置方向および上記第2のインバータにおける上記配置方向に対してほぼ垂直な方向に、上記第1のアクセストランジスタおよび上記第2のアクセストランジスタが配置された構造を有する半導体メモリにおいて、

上記第1のドライバトランジスタ、上記第2のドライバトランジスタ、上記第1のロードトランジスタ、上記第2のロードトランジスタ、上記第1のアクセストランジスタおよび上記第2のアクセストランジスタを覆うようにして第1の層間絶縁膜が設けられ、

上記半導体メモリの第1の記憶ノードの部分を構成する、上記第1のドライバトランジスタの拡散層と、上記第1のロードトランジスタの拡散層と、上記第1のアクセストランジスタの拡散層とが、上記第1の層間絶縁膜の部分に設けられた第1の溝配線を用いて接続されているとともに、

上記半導体メモリの第2の記憶ノードの部分を構成する、上記第2のドライバトランジスタの拡散層と、上記第2のロードトランジスタの拡散層と、上記第2のアクセストランジスタの拡散層とが、上記第1の層間絶縁膜の部分に設けられた第2の薄配線を用いて接続されていることを特徴とする半導体メモリ。

【請求項27】 上記第1の溝配線および上記第2の溝配線の平面的なパターン形状が矩形状であることを特徴とする請求項26記載の半導体メモリ。

【請求項28】 上記第1の層間絶縁膜上に、少なくとも上記第1の溝配線および上記第2の溝配線を覆うようにして形成された第2の層間絶縁膜が設けられ、上記第2の溝配線と、上記第1のロードトランジスタおよび上記第1のドライバトランジスタに共通に用いられる第1のゲート電極とが、上記第2の層間絶縁膜上に設けられる第1の局所配線を用いて接続されていることを特徴と 50

する請求項26記載の半導体メモリ。

【請求項29】 上記第1の局所配線が平面的に2端を有するパターン形状を有し、上記第2の溝配線と上記第1のゲート電極とが、それぞれ上記第1の局所配線の一端において接続されていることを特徴とする請求項28記載の半導体メモリ。

【請求項30】 上記第1のゲート電極が、多結晶シリコンからなる層、タングステン系金属からなる層、またはチタン系金属からなる層を有することを特徴とする請求項28記載の半導体メモリ。

【請求項31】 上記第1の層間絶縁膜上に、少なくとも上記第1の溝配線および上記第2の溝配線を覆うようにして形成された第2の層間絶縁膜が設けられ、上記第1の溝配線と、上記第2のロードトランジスタおよび上記第2のドライバトランジスタに共通に用いられる第2のゲート電極とが、上記第2の層間絶縁膜上に設けられる第2の局所配線を用いて接続されていることを特徴とする請求項26記載の半導体メモリ。

【請求項32】 上記第2の局所配線が平面的に2端を20 有するパターン形状を有し、上記第1の溝配線と上記第2のゲート電極とが、それぞれ上記第2の局所配線の一端において接続されていることを特徴とする請求項31記載の半導体メモリ。

【請求項33】 上記第2のゲート電極が、多結晶シリコンからなる層、タングステン系金属からなる層、またはチタン系金属からなる層を有することを特徴とする請求項31記載の半導体メモリ。

【請求項34】 上記第1のアクセストランジスタおよび上記第2のアクセストランジスタが、上記第1のドライバトランジスタおよび上記第2のドライバトランジスタが配置された側に配置されていることを特徴とする請求項26記載の半導体メモリ。

【請求項35】 上記第1のドライバトランジスタ、上記第2のドライバトランジスタ、上記第1のロードトランジスタ、上記第1のロードトランジスタ、上記第1のアクセストランジスタおよび上記第2のアクセストランジスタのそれぞれの素子活性領域が、互いに平面的に隔離して設けられていることを特徴とする請求項26記載の半導体メモリ。

40 【請求項36】 上記素子活性領域の平面形状が、矩形 状であることを特徴とする請求項35記載の半導体メモ リ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体メモリに関し、特に、完全CMOS型SRAM(Full Complement ary Metal-Oxide-Semiconductor Static Random Access Memory)のメモリセルに適用して好適なものである。

[0002]

【従来の技術】従来のSRAMのセル構造について説明

6

する。図17に、6トランジスタ型SRAMにおけるメモリセルの等価回路を示す。図17に示すように、このメモリセルのフリップフロップ回路101は、一対のインパータ回路102、103により構成されている。これらのインパータ回路102、103は、それぞれ駆動用のn チャネルMOSトランジスタ(ドライバトランジスタ)104、105と、負荷用のp チャネルMOSトランジスタ(ロードトランジスタ)106、107とから構成されている。そして、フリップフロップ回路101と転送用のn チャネルMOSトランジスタ(アクセストランジスタ)108、109とにより6トランジスタ型SRAMのメモリセルが構成されている。

【0003】ドライバトランジスタ104、1050ソース領域には接地線110が接続されている。また、ロードトランジスタ106、1070ソース領域には電源線111が接続され、電源 V_{dd} に接続されている。また、ワード線112がアクセストランジスタ108、1090ゲート電極となっている。また、それぞれのアクセストランジスタ108、109におけるそれぞれの一方のソース/ドレイン領域に、一対の真補のビット線13、114がそれぞれ接続されている。

【0004】また、図17中において波線で示す、ドラ イパトランジスタ104、105と、ロードトランジス タ106、107とのそれぞれの接続点は、ドライバト ランジスタ104、105のそれぞれの記憶ノード部N $_1$, N_2 である。そして、ドライバトランジスタ104の 記憶ノード部N1は、ドライバトランジスタ104のノ ードコンタクト部、ロードトランジスタ106のノード コンタクト部、およびこれらのノードコンタクト部を接 続するLIC(Local Inter Connect) 115からなる。 このLIC115は、ドライバトランジスタ105およ びロードトランジスタ107のゲート電極に接続されて いる。同様に、ドライバトランジスタ105の記憶ノー ド部N2は、ドライバトランジスタ105のノードコン タクト部、ロードトランジスタ107のノードコンタク ト部、およびこれらのノードコンタクト部を接続するL IC116からなる。このLIC116は、ドライバト ランジスタ104およびロードトランジスタ106のゲ ート電極に接続されている。

【0005】また、ドライバトランジスタ104、105のそれぞれの記憶ノード部 N_1 、 N_2 は、一対のアクセストランジスタ108、109にそれぞれ接続され、これらのアクセストランジスタ108、109は、それぞれピットコンタクト部117、118を介してそれぞれのピット線113、114に接続されている。

【0006】次に、上述の6トランジスタ型SRAMの 具体的構造に関する従来例について説明する。

【0007】図18~20に、上述の6トランジスタ型 SRAM (完全CMOS型SRAM) を構成する1つの メモリセルを示す。この第1の従来例におけるメモリセ 50

ルはは、一般に「 λ 型」と称されるメモリセルである。 【0008】図18Aに示すように、半導体基板に素子活性領域121a~121dが形成されており、ドライバトランジスタ104、105、ロードトランジスタ106、107およびアクセストランジスタ108、109のソース/ドレイン領域を構成する拡散層122a~122jが素子活性領域121a~121dに形成されている。また、半導体基板上の層間絶縁膜(図示せず)上には、インパータ回路102、103のゲート電極123、124とワード線125とが多結晶Si層によって形成されている。

【0009】また、図18日に示すように、多結晶Si 層からなるゲート電極123、124とワード線125 とが層間絶縁膜(図示せず)により覆われており、この 層間絶縁膜の部分に、拡散層122a~122jおよび ゲート電極123、124の分枝部123a、124a に達するコンタクトホール126a~126jが形成さ れている。これらのコンタクトホール126a~126 jの内部にはコンタクトプラグが埋め込まれている。ま た、コンタクトホール126a、126c、126d、 126e, 126f, 126g, 126i, 126j は、多結晶Si層からなるゲート電極の間において、半 導体基板と接続するためのものである。また、コンタク トホール126b、126hは、シェアードコンタクト であり、コンタクトホール126b内のコンタクトプラ グを介してゲート電極124の分枝部124aが拡散層 122bに接続されているとともに、コンタクトホール 126h内のコンタクトプラグを介してゲート電極12 3の分枝部123aが拡散層122hに接続されてい

【0010】図19Aに示すように、コンタクトホール $126a\sim126$ j が形成されている層間絶縁膜上に は、コンタクトホール 126b、 126 f 内のコンタクトプラグどうしを接続する局所配線 127a と、コンタクトホール 126d、 126h 内のコンタクトプラグどうしを接続する局所配線 127b と、コンタクトホール 126a、 126c、 126e、 126g、 126i、 126j 内のコンタクトプラグに接するコンタクト電極 $128a\sim128f$ とが、第1の金属層により形成され 126a0 ている。

【0011】第1の金属層は層間絶縁膜(図示せず)に 覆われており、それぞれコンタクト電極 $128a\sim12$ 8 f に達する接続孔 $129a\sim129$ f がこの層間絶縁 膜に形成されている。そして、これらの接続孔 129a ~129 f の内部には接続孔プラグが埋め込まれている

【0012】また、図19Bに示すように、この層間絶縁膜上には、接続孔129a、129b内の接続孔プラグに接する接地線 (V_{ss}) 130と、接続孔129c、129d内の接続孔プラグに接する電源線 (V_{dd}) 13

1と、ワード線125の分路132と、接続孔129 e、129f内の接続孔プラグに接するコンタクト電極133a、133bとが、第2の金属層によって形成されている。

【0013】また、第2の金属層は層間絶縁膜(図示せず)に覆われており、この層間絶縁膜の部分に、コンタクト電極133a、133bに達する接続孔134a、134bが形成されている。また、これらの接続孔134a、134bの内部には接続孔プラグが埋め込まれている。

【0014】図20に示すように、第2の金属層を覆う 層間絶縁膜上には、接続孔134a、134b内の接続 孔プラグにそれぞれ接するビット線135、136が第 3の金属層によって形成されている。

【0015】次に、第1の従来例の改良例として考案された第2の従来例について説明する。

【0016】図21~23に、6トランジスタ型SRAM(完全CMOS型SRAM)を構成する1つのメモリセルを示す。この第2の従来例におけるメモリセルは、第1の従来例において示す「 λ 型」のメモリセルを改良 20して、シェアードコンタクトを用いずに構成されたメモリセルである。

【0017】図21Aに示すように、第2の従来例におけるメモリセルは、半導体基板に素子活性領域201a~201dが形成されており、ドライバトランジスタ104、105、ロードトランジスタ106、107およびアクセストランジスタ108、109のソース/ドレイン領域を構成する拡散層202a~202jが素子活性領域201a~201dに形成されている。また、半導体基板上のゲート絶縁膜(図示せず)上には、インバータ回路102、103のゲート電極203、204とワード線205とが多結晶Si層により形成されている。

【0018】また、図21Bに示すように、多結晶Si 層は層間絶縁膜(図示せず)により覆われており、この 層間絶縁膜の部分に、拡散層202a~202jに達す るコンタクトホール206~206j、およびゲート電 極203、204の分枝部203a、204aにそれぞ れ達する接続孔206k、2061が形成されている。 これらのコンタクトホール206a~206jおよび接 40 続孔206k、2061の内部にはプラグが埋め込まれ ている。これらのうち、コンタクトホール206a~2 06 jは、多結晶Si層からなるゲート電極の間におい て、半導体基板と接続するためのものである。また、接 続孔206k、2061は、後述する配線層とゲート電 極とを接続するためのものである。すなわち、接続孔2 06 k内の接続孔プラグがゲート電極203の分枝部2 03 aに接続されているとともに、コンタクトホール2 061内の接続孔プラグがゲート電極204の分枝部2 04 a に接続されている。

【0019】また、図22Aに示すように、コンタクトホール206a~206j、および接続孔206k、2061が形成されている層間絶縁膜上には、コンタクトホール206b、206fおよび接続孔206k、2061内のプラグどうしを接続する局所配線207aと、コンタクトホール206a、206c、206e、206g、206i、206j内のコンタクトプラグにそれぞれ接する、コンタクト電極208a、208c、208e、208g、206i、206j内のコンタクトプラグにそれぞれ接する、コンタクト電極208a、208c、208e、208g、208i、208jと、ゲート電極203の分枝部203aに接続された接続孔206k内のコンタクトプラグに接続するコンタクト電極208kと、ワード線の分路209とが、第1の金属層により形成されている。

【0020】第1の金属層は層間絶縁膜(図示せず)に 覆われており、コンタクト電極 $208a \sim 208$ k に達 する接続孔 $210a \sim 210$ f がこの層間絶縁膜に形成 されている。そして、これらの接続孔 $210a \sim 210$ f の内部には接続孔プラグが埋め込まれている。

【0021】また、図22Bに示すように、この層間絶縁膜上には、接続孔210a、210c内の接続孔プラグに接する接地線(V_{SS})211と、接続孔210e、210g内の接続孔プラグに接続する電源線(V_{dd})212と、接続孔210k、210b内の接続孔プラグに接続する局所配線213と、接続孔210i、210j内の接続孔プラグに接続するコンタクト電極214i、214jとが、第200

【0022】また、第2の金属層は層間絶縁膜(図示せず)に覆われており、この層間絶縁膜の部分に、コンタクト電極214i、214jに達する接続孔215i、215jが形成されている。また、これらの接続孔215i、215jの内部には接続孔プラグが埋め込まれている。

【0023】図23に示すように、この層間絶縁膜上には、接続孔215i、215j内の接続孔プラグにそれぞれ接するビット線216、217が第3の金属層によって形成されている。

【0024】以上のように構成された、第1の従来例に は 6024】以上のように構成された、第1の従来例に は 6018に示すように、素子活性領域121a、121bが、それぞれアクセストランジスタ108、109とドライバトランジスタ104、105との間で共用されている。そのため、素子活性領域121a、121bは図18に示すような屈曲した形状にしなければならない。そのため、ゲート電極123、124を構成する多結晶Si膜からなるパターンの形状、および素子活性領域121a~121dの形状は非常に複雑になってしまう。これにより、リソグラフィ工程の際のパターン形成が困難になる 50 とともに、レジストパターンの合わせずれが生じやすく

11 なる。これは、半導体メモリの記憶特性などの、特性の 変動原因になってしまう。

【0025】また、第1の従来例における「λ型」の6トランジスタ型SRAMにおいては、拡散層122bとゲート電極124の分枝部124aと局所配線127aとの間がシェアードコンタクトを用いて接続されている。また、拡散層122hとゲート電極123の分枝部123aと局所配線127bとの間がシェアードコンタクトを用いて接続されている。このようにシェアードコンタクトを用いて接続されている。このようにシェアードコンタクトを用いていることにより、図17に示すLIC部の形成は、第1の金属層からなる局所配線127a、127bを形成した段階で完了する。これにより、ワード線の分路を、さらに上層の第2の金属層において形成することができ、その設計ルールをあまり厳しくする必要がない。

【0026】しかしながら、この6トランジスタ型SRAMを他の半導体素子と混載させる混載プロセスなどにおいては、プロセスが非常に複雑になってしまい、このシェアードコンタクトを用いることが困難になるため、好ましくない。この場合、第1の従来例に示す構造は採20用されずに、第2の従来例に示す構造が採用される。

【0027】ところが、第2の従来例を採用した場合においても、次のような問題が生じる。

【0028】すなわち、第2の従来例に示す構造においては、第1の従来例におけると同様に、素子活性領域201a~201dのパターン形状とゲート電極203、204のパターン形状が非常に複雑になり、リソグラフィ工程の際のパターン形成が困難になる。また、リソグラフィ工程の際にレジストパターンに合わせずれが生じてしまい、半導体メモリの特性が変動してしまう。

【0029】さらに、左右に配置されるゲート電極203とゲート電極204との形状(引き回し)が異なるために特性の点から左右のバランスが悪くなってしまう。また、シェアードコンタクトを用いていないため、図17に示すLIC部の形成は、第1の金属層からなる局所配線207a、207bを形成した段階では完了しておらず、第2の金属層からなる局所配線213の形成まで必要になる。

【0030】ところが、第2の金属層まで用いてLIC部を形成すると、図22Aに示すように、ワード線205の分路209の形成を、局所配線207a、207bの形成と同時に、第1の金属層を用いて行う必要が生じる。このようにして、ワード線205の分路209を形成すると、設計ルールが非常に厳しくなる。

【0031】そこで、このワード線205の分路209の設計ルールを緩和させるためには、第1の従来例を採用して、図18Bに示すような、シェアードコンタクトを用いる構造を採用する必要がある。ところが、上述したように、この第2の従来例は、第1の従来例によるメモリセル構造を適用できない場合などに採用されること

が多い。そのため、第2の従来例の代わりに第1の従来 例を適用することは、実際には非常に困難であった。 【0032】

【発明が解決しようとする課題】したがって、シェアードコンタクトを用いることなく、ワード線の分路の設計ルールを緩和させることのできる技術の開発が望まれている。また、第1の従来例および第2の従来例に共通した問題として存在する、ゲート電極および素子活性領域のパターン形状の単純化を図ることができる技術の開発10が熱望されている。

【0033】したがって、この発明の目的は、素子活性 領域のパターン形状とゲート電極のパターン形状との単 純化を図ることにより、リソグラフィ工程におけるパタ ーン形成の容易化を図り、レジストパターンの合わせず れを低減することができ、これによって、半導体メモリ の記憶特性などの特性変動を防止するとともに、ワード 線の分路における設計ルールの緩和を図ることができる 半導体メモリを提供することにある。

[0034]

【課題を解決するための手段】上記目的を達成するため に、この発明の第1の発明は、第1のインバータと第2 のインバータとから構成されるフリップフロップと、第 1のアクセストランジスタと、第2のアクセストランジ スタとを有し、第1のインバータが、第1のドライバト ランジスタと第1のロードトランジスタとから構成さ れ、第2のインバータが、第2のドライバトランジスタ と第2のロードトランジスタとから構成され、第1のイ ンパータを構成する第1のドライバトランジスタおよび 第1のロードトランジスタの配置方向と、第2のインバ 30 一夕を構成する第2のドライバトランジスタおよび第2 のロードトランジスタの配置方向とが互いにほぼ平行に 設けられ、第1のアクセストランジスタおよび第2のア クセストランジスタが、第1のインバータの配置方向お よび第2のインパータの配置方向に対してほぼ垂直な方 向に配置された構造を有する半導体メモリにおいて、第 1のドライバトランジスタの一方の拡散層と第1のアク セストランジスタの一方の拡散層とが共通に設けられ、 第2のドライバトランジスタの一方の拡散層と第1のア クセストランジスタの一方の拡散層とが共通に設けら れ、第1のドライバトランジスタ、第2のドライバトラ

れ、第1のドライハドランシスタ、第2のドライハドランジスタ、第1のロードトランジスタ、第2のロードトランジスタ、第1のアクセストランジスタおよび第2のアクセストランジスタを覆うようにして第1の層間絶縁膜が設けられ、半導体メモリの第1の記憶ノードの部分を構成する、第1のドライバトランジスタおよび第1のアクセストランジスタに共通の拡散層と第1のロードトランジスタの拡散層とが、第1の層間絶縁膜の部分に埋め込まれた滞配線を用いて接続されていることを特徴とするものである。

0 【0035】この第1の発明において、典型的には、第

1のドライバトランジスタの拡散層と、第1のロードトランジスタの拡散層と、第2のロードトランジスタおよび第2のドライバトランジスタに共通に用いられるゲート電極とは、溝配線を用いて接続されている。具体的には、溝配線は、平面的に、少なくとも3端を有するパターン形状を有し、第1のドライバトランジスタの拡散層と、第1のロードトランジスタの拡散層と、第2のロードトランジスタおよび第2のドライバトランジスタに共通に用いられるゲート電極とが、それぞれ互いに溝配線の3端を用いて接続されている。また、この第1の発明において、3端を有する溝配線の形状は、具体的には、平面的にT字形状またはY字形状である。

【0036】この第1の発明において、典型的には、第 1の層間絶縁膜上に、少なくとも溝配線を覆うようにし て形成された第2の層間絶縁膜が設けられ、半導体メモ リの第2の記憶ノードの部分を構成する、第2のドライ バトランジスタの拡散層と第2のロードトランジスタの 拡散層とが、第2の層間絶縁膜を隔てて設けられた第1 の局所配線を用いて接続されている。また、この第1の 発明において、好適には、第2のドライバトランジスタ の拡散層と、第2のロードトランジスタの拡散層と、第 1のロードトランジスタおよび第1のドライバトランジ スタに共通に用いられる第1のゲート電極とが、第1の 局所配線を用いて接続されている。そして、この第1の 発明において、具体的には、第1の局所配線が、平面的 に、少なくとも3端を有するパターン形状を有し、第2 のドライバトランジスタの拡散層と、第2のロードトラ ンジスタの拡散層と、第1のロードトランジスタおよび 第1のドライバトランジスタに共通に用いられる第1の ゲート電極とが、それぞれ互いに第1の局所配線の3端 を用いて接続されている。そして、この第1の発明にお いて、第1の局所配線における3端を有するパターン形 状は、具体的には、平面的にT字形状またはY字形状で ある。

【0037】この第1の発明において、好適には、第1のドライバトランジスタおよび第1のロードトランジスタが、互いに共通に用いられる第1のゲート電極を有し、ゲート電極のパターン形状は矩形状である。また、第2のドライバトランジスタおよび第2のロードトランジスタが、互いに共通に用いられる第2のゲート電極を有し、第2のゲート電極のパターン形状は矩形状である。

【0038】この発明の第2の発明は、第1のインバータと第2のインバータとから構成されるフリップフロップと、第1のアクセストランジスタと、第2のアクセストランジスタとを有し、第1のインバータが、第1のドライバトランジスタと第1のロードトランジスタとから構成され、第2のインバータが、第2のドライバトランジスタと第2のロードトランジスタとから構成され、第1のインバータを構成する、第1のドライバトランジス

タおよび第1のロードトランジスタの配置方向と、第2 のインパータを構成する第2のドライバトランジスタお よび第2のロードトランジスタの配置方向とが互いにほ ば平行に設けられ、第1のアクセストランジスタおよび 第2のアクセストランジスタが、第1のインバータの配 置方向および第2のインバータの配置方向に対してほぼ 垂直な方向に配置された構造を有する半導体メモリにお いて、第1のドライバトランジスタの一方の拡散層と第 1のアクセストランジスタの一方の拡散層とが共通に設 けられ、第2のドライバトランジスタの一方の拡散層と 第2のアクセストランジスタの一方の拡散層とが共通に 設けられ、第1のドライバトランジスタ、第2のドライ パトランジスタ、第1のロードトランジスタ、第2のロ ードトランジスタ、第1のアクセストランジスタおよび 第2のアクセストランジスタを覆うようにして第1の層 間絶縁膜が設けられ、半導体メモリの第1の記憶ノード の部分を構成する、第1のドライバトランジスタおよび 第1のアクセストランジスタに共通の拡散層と、第1の ロードトランジスタの拡散層とが、第1の層間絶縁膜の 部分に設けられた第1の溝配線を用いて接続されている とともに、半導体メモリの第2の記憶ノードの部分を構 成する、第2のドライバトランジスタおよび第2のアク セストランジスタに共通の拡散層と、第2のロードトラ ンジスタの拡散層とが、第1の層間絶縁膜の部分に設け られた第2の溝配線を用いて接続されていることを特徴 とするものである。

14

【0039】この第2の発明において、典型的には、第1の溝配線および第2の溝配線が、平面的に、2端を有するパターン形状を有し、第1のドライバトランジスタおよび第1のアクセストランジスタに共通の拡散層と、第1のロードトランジスタの拡散層とが、第1の溝配線の2端のそれぞれの一端の部分において接続されているとともに、第2のドライバトランジスタおよび第2のアクセストランジスタに共通の拡散層と、第2のロードトランジスタの拡散層とが、第2の溝配線の2端のそれぞれの一端において接続されている。また、好適には、第1の溝配線および第2の溝配線の平面的なパターン形状は、矩形状である。

【0040】この第2の発明において、第1の層間絶縁膜上に、少なくとも第1の溝配線および第2の溝配線を覆うようにして形成された第2の層間絶縁膜が設けられ、第2の溝配線と、第1のロードトランジスタおよび第1のドライバトランジスタに共通に用いられる第1のゲート電極とが、第2の層間絶縁膜上に設けられる第1の局所配線を用いて接続されている。また、この第2の発明において、好適には、第1の局所配線が平面的に2端を有するパターン形状を有し、第2の溝配線と、第1のロードトランジスタおよび第1のドライバトランジスタに共通に用いられる第1のゲート電極とが、第1の局所配線の2端のそれぞれの一端において接続されてい

る。

【0041】この第2の発明において、典型的には、第1の層間絶縁膜上に、少なくとも第1の溝配線および第2の溝配線を覆うようにして形成された第2の層間絶縁膜が設けられ、第1の溝配線と、第2のロードトランジスタおよび第2のドライバトランジスタに共通に用いられる第2のゲート電極とが、第2の層間絶縁膜上に設けられる第2の局所配線を用いて接続されている。

【0042】この第2の発明において、典型的には、第2の局所配線が平面的に2端を有するパターン形状を有し、第1の溝配線と、第2のロードトランジスタおよび第2のドライバトランジスタに共通に用いられる第2のゲート電極とが、第2の局所配線の2端のそれぞれの一端において接続されている。この第2の発明において、典型的には、第2の局所配線は「~」字形状である。

【0043】この第2の発明において、典型的には、第1のドライバトランジスタおよび第1のロードトランジスタが、互いに共通に用いられる第1のゲート電極を有し、第1のゲート電極のパターン形状は、凸部を有する矩形状であるが、凸部を設けずに、矩形状とすることも可能である。また、この第2の発明において、典型的には、第2のドライバトランジスタおよび第2のロードトランジスタが、互いに共通に用いられる第2のゲート電極を有し、第2のゲート電極のパターン形状は、凸部を有する矩形状であるが、凸部を設けずに、矩形状とすることも可能である。

【0044】この発明の第3の発明は、第1のインバー タと第2のインバータとから構成されるフリップフロッ プと、第1のアクセストランジスタと、第2のアクセス トランジスタとを有し、第1のインバータが、第1のド ライバトランジスタと第1のロードトランジスタとから 構成され、第2のインバータが、第2のドライバトラン ジスタと第2のロードトランジスタとから構成され、第 1のインバータを構成する第1のドライバトランジスタ および第1のロードトランジスタの配置方向と、第2の インバータを構成する第2のドライバトランジスタおよ び第2のロードトランジスタの配置方向とが互いにほぼ 平行に設けられ、第1のインバータにおける配置方向お よび第2のインバータにおける配置方向に対してほぼ垂 直な方向に、第1のアクセストランジスタおよび第2の アクセストランジスタが配置された構造を有する半導体 メモリにおいて、第1のドライバトランジスタ、第2の ドライバトランジスタ、第1のロードトランジスタ、第 2のロードトランジスタ、第1のアクセストランジスタ および第2のアクセストランジスタを覆うようにして第 1の層間絶縁膜が設けられ、半導体メモリの第1の記憶 ノードの部分を構成する、第1のドライバトランジスタ の拡散層と、第1のロードトランジスタの拡散層と、第 1のアクセストランジスタの拡散層とが、第1の層間絶 **緑膜の部分に設けられた第1の溝配線を用いて接続され** ているとともに、半導体メモリの第2の記憶ノードの部分を構成する、第2のドライバトランジスタの拡散層と、第2のロードトランジスタの拡散層と、第2のアクセストランジスタの拡散層とが、第1の層間絶縁膜の部分に設けられた第2の溝配線を用いて接続されていることを特徴とするものである。

【0045】この第3の発明において、典型的には、第 1の溝配線および第2の溝配線の平面的なパターン形状 は、矩形状である。

【0046】この第3の発明において、典型的には、第1の層間絶縁膜上に、少なくとも第1の溝配線および第2の溝配線を覆うようにして形成された第2の層間絶縁膜が設けられ、第2の溝配線と、第1のロードトランジスタおよび第1のドライバトランジスタに共通に用いられる第1のゲート電極とが、第2の層間絶縁膜上に設けられる第1の局所配線を用いて接続されている。また、この第3の発明において、具体的には、第1の局所配線が平面的に2端を有するバターン形状を有し、第2の溝配線と、第1のロードトランジスタおよび第1のドライバトランジスタに共通に用いられる第1のゲート電極とは、第1の局所配線の2端のそれぞれの一端において接続されている。

【0047】この第3の発明において、典型的には、第1の層間絶縁膜上に、少なくとも第1の溝配線および第2の溝配線を覆うようにして形成された第2の層間絶縁膜が設けられ、第1の溝配線と、第2のロードトランジスタおよび第2のドライバトランジスタに共通に用いられる第2のゲート電極とが、第2の層間絶縁膜上に設けられる第2の局所配線を用いて接続されている。そして、この第2の局所配線は、平面的に2端を有するパターン形状を有し、第1の溝配線と、第2のロードトランジスタおよび第2のドライバトランジスタに共通に用いられる第2のゲート電極とが、第2の局所配線の2端のそれぞれの一端において接続されている。

【0048】この第3の発明において、典型的には、第1のドライバトランジスタおよび第1のロードトランジスタが、互いに共通に用いられる第1のゲート電極を有し、第1のゲート電極のバターン形状は、矩形状である。また、第2のドライバトランジスタおよび第2のロードトランジスタが、互いに共通に用いられる第2のゲート電極を有し、第2のゲート電極のパターン形状は、矩形状である。

【0049】この第3の発明において、好適には、第1のドライバトランジスタ、第2のドライバトランジスタ、第1のロードトランジスタ、第2のロードトランジスタ、第1のアクセストランジスタおよび第2のアクセストランジスタのそれぞれの素子活性領域は、平面的に、互いに隔離して設けられている。そして、この第3の発明において、より好適には、素子活性領域の平面形状は、矩形状である。

【0050】この発明において、典型的には、第1のゲート電極および第2のゲート電極は、それぞれ少なくとも多結晶シリコンからなる層を有し、好適には、ゲート電極は、シリコン化合物膜と多結晶シリコン膜とを順次積層させた構造を有する。また、この発明において、典型的には、第1のゲート電極および第2のゲート電極は、多結晶シリコン(Si)からなる層、タングステン(W)系金属からなる層(W合金層など)、またはチタン(Ti)系金属からなる層(Ti合金層など)を有する。

【0051】この発明において、典型的には、第1のアクセストランジスタおよび第2のアクセストランジスタは、それぞれ第1のドライバトランジスタおよび第2のドライバトランジスタが配置された側に、配置されている。

【0052】上述のように構成されたこの発明の第1の発明による半導体メモリによれば、少なくとも、半導体メモリの第1の記憶ノードの部分を構成する拡散層どうしを、構配線を用いて接続するようにしていることにより、さらにその上層に、第2の層間絶縁膜を介して局所配線を形成することができ、この局所配線によって、第2の記憶ノードの部分を構成する拡散層どうしを接続させることも可能となるので、局所配線の形成の段階において、記憶ノード部の構成に必要なすべての接続を完了させることができる。そのため、さらに上層の配線層の設計ルールの緩和を図ることができ、半導体メモリを構成するゲート電極のパターン形状、配線の形状などの単純化を図ることができる。

【0053】また、この発明の第2および第3の発明に よる半導体メモリによれば、半導体メモリの第1の記憶 ノードの部分を構成する拡散層どうしを第1の溝配線を 用いて接続し、第2の記憶ノードの部分を構成する拡散 層どうしを第2の溝配線を用いて接続するようにしてい ることにより、さらにその上層に、第2の層間絶縁膜を 介して第1の局所配線および第2の局所配線を形成する ことができ、これらの局所配線によって、第1の記憶ノ ードの部分を構成する拡散層と第2のゲート電極とを接 続することができるとともに、第2の記憶ノードの部分 を構成する拡散層と第1のゲート電極とを接続すること ができるので、第2の層間絶縁膜上に形成された第1お よび第2の局所配線の形成までの段階において、記憶ノ ード部の構成に必要なすべての接続が完了するため、さ らに上層の配線層の設計ルールの緩和を図ることがで き、半導体メモリを構成する、素子活性領域、ゲート電 極、および配線におけるパターン形状の単純化を図るこ とができる。

[0054]

【発明の実施の形態】以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の

符号を付す。

【0055】まず、この発明の第1の実施形態による6トランジスタ型SRAMの等価回路について説明する。図1に、この第1の実施形態による6トランジスタ型SRAM(完全CMOS型SRAM)の1つのメモリセルにおける等価回路を示す。

【0056】図1に示すように、この第1の実施形態による6トランジスタ型SRAMのメモリセルにおいては、フリップフロップ回路1が、一対のインバータ回路2、3により構成されている。これらのインバータ回路2、3は、それぞれ駆動用のnチャネルMOSトランジスタ(ドライバトランジスタ)4、5と、負荷用のpチャネルMOSトランジスタ(ロードトランジスタ)6、7とから構成されている。そして、フリップフロップ回路1と転送用のnチャネルMOSトランジスタ(アクセストランジスタ)8、9とにより6トランジスタ型SRAMのメモリセルが構成されている。

【0057】ドライバトランジスタ4、5のソース領域には接地線10が接続され、接地(電位 V_{ss})されている。また、ロードトランジスタ6、7のソース領域には電源線11が接続され、電源 V_{dd} に接続されている。また、ワード線12がアクセストランジスタ8、9のゲート電極となっている。また、それぞれのアクセストランジスタ8、9における各々の一方のソース/ドレイン領域に、一対の真補のピット線13、14がそれぞれ接続されている。

【0058】また、図1中において波線で示す、ドライ パトランジスタ4、5と、ロードトランジスタ6、7と のそれぞれの接続点は、ドライバトランジスタ4、5の それぞれの記憶ノード部N₁、N₂である。そして、ドラ イバトランジスタ4の記憶ノード部N1は、ドライバト ランジスタ4のノードコンタクト部、ロードトランジス 夕6のノードコンタクト部、およびこれらのノードコン タクト部を接続するLIC(Local Inter Connect) 15 からなる。このLIC15は、ドライバトランジスタ5 およびロードトランジスタ7のゲート電極に接続されて いる。同様に、ドライバトランジスタ5の記憶ノード部 N2は、ドライバトランジスタ5のノードコンタクト 部、ロードトランジスタ7のノードコンタクト部、およ びこれらのノードコンタクト部を接続するLIC16か らなる。このLIC16は、ドライバトランジスタ4お よびロードトランジスタ6のゲート電極に接続されてい

【0059】また、ドライバトランジスタ4、5のそれぞれの記憶ノード部 N_1 、 N_2 は、一対のアクセストランジスタ8、9にそれぞれ接続され、これらのアクセストランジスタ8、9は、それぞれピットコンタクト部17、18を介して、それぞれのピット線13、14に接続されている。

50 【0060】次に、上述の6トランジスタ型SRAMの

等価回路を実現する、第1の実施形態による6トランジスタ型SRAMセルの具体的な一例について説明する。 【0061】図2は、半導体基板表面に形成される素子 活性領域と、その上層に形成されるゲート電極と、半導 体基板表面およびゲート電極を覆うようにして形成され

る第1の層間絶縁膜(図示せず)との平面図を示す。 【0062】図2に示すように、この第1の実施形態に よるメモリセルは、半導体基板に素子活性領域21a~ 21 dが形成されており、ドライバトランジスタ4、 5、ロードトランジスタ6、7およびアクセストランジ スタ8、9のソース/ドレイン領域を構成する拡散層2 2 a~22jが素子活性領域21a~21dに形成され ている。そして、ドライバトランジスタ4およびロード トランジスタ6の配置方向と、ドライバトランジスタ5 およびロードトランジスタ7の配置方向とは、互いにほ ば平行になるように設けられている。また、アクセスト ランジスタ8、9は、それぞれドライバトランジスタ 4、5が配置された側に配置されている。また、半導体 基板上のゲート絶縁膜(図示せず)上には、インパータ 回路2、3のゲート電極23、24とワード線25とが 20 形成されている。ゲート電極23、24は、例えば、多 結晶Si、W系金属(W合金など)またはTi系金属 (Ti合金など)からなる単層膜、もしくはこれらの層 を有する積層膜から構成され、互いに平行な直線となる 矩形状に設けられている。また、ゲート電極23、24 およびワード線25は、第1の層間絶縁膜(図示せず) により覆われている。

【0063】また、図3は、第1の層間絶縁膜に形成された溝配線と、第1の層間絶縁膜上に設けられた第2の層間絶縁膜(図示せず)とを示す。

【0064】図3に示すように、ゲート電極23、24 およびワード線25などを覆うように構成された第1の 層間絶縁膜の部分には、それぞれの拡散層22a、22 c, 22d, 22e, 22g, 22h, 22i, 22j に達するコンタクトホール26a、26c、26d、2 6e、26g、26h、26i、26jが、それぞれ形 成されている。これらのコンタクトホール26a、26 c~26e、26g~26jの内部には導電材料からな るコンタクトプラグが埋め込まれる。コンタクトホール 26a、26c~26e、26g~26iは、多結晶S i 層からなるゲート電極23、24の間において、半導 体基板と接続するためのものである。また、第1の層間 絶縁膜の部分に、ゲート電極23に達する接続孔26k が形成されている。接続孔26kは、後述する上層の配 線層とゲート電極23とを接続するためのものであり、 接続孔26k内の接続孔プラグがゲート電極23に接続 されている。

【0065】また、第1の層間絶縁膜の部分には、3端を有する平面形状が例えばY字形状の配線溝27が形成されている。また、配線溝27の内部には、例えば銅

(Cu) やCu合金などが埋め込まれており、これらにより溝配線28が構成されている。溝配線28は、例えばシェアードコンタクトのようにして、その一端のゲート電極24と平面的に重なる部分において、ゲート電極24に直接接続されているとともに、配線溝27の他の2端と拡散層22b、22fに直接接続されている。そして、広の溝配線28により、アクセストランジスタ8およびドライバトランジスタ4の拡散層22bと、ドライバトランジスタ5およびロードトランジスタ7のゲート電極24と、ロードトランジスタ6の拡散層22eとが接続されている。これにより、図1に示す一方のLIC15の接続がなされ、一方の記憶ノード間の接続がなされている。

【0066】また、構配線28を覆うようにして第1の 層間絶縁膜の上層に第2の層間絶縁膜が設けられてお り、この第2の層間絶縁膜においても第1の層間絶縁膜 におけると同様の、プラグが埋め込まれたコンタクトホ ールおよび接続孔が形成されている。

20 【0067】また、図4は、第2の層間絶縁膜上に設けられた第1の金属層および、この第1の金属層を覆うようにして形成された第3の層間絶縁膜(図示せず)の平面図を示す。

【0068】図4に示すように、コンタクトホール26 a、26c~26e、26g~26jが形成されている 第2の層間絶縁膜の上層には、コンタクトホール26 d、26h内のコンタクトプラグ(図示せず)どうし と、接続孔26k内の接続孔プラグ(図示せず)とを接 続する局所配線29が形成されている。この局所配線2 30 9は、第1の金属層からなり、例えば3端を有するT字 型形状に構成されている。T字型の局所配線29の一端 は、接続孔26kの内部の接続孔プラグ(図示せず)を 介してゲート電極23に接続されている。局所配線29 の他の2端は、それぞれコンタクトホール26d、26 hの内部のコンタクトプラグ(図示せず)に接続され、 これらのコンタクトプラグを介して、それぞれ拡散層2 2 d、22 hに接続されている。そして、接続孔26 k に埋め込まれた接続孔プラグおよびコンタクトホール2 6 d、26hの内部にそれぞれ埋め込まれたコンタクト プラグと、局所配線29とにより、アクセストランジス タ9およびドライバトランジスタ5の拡散層22dと、 ドライバトランジスタ4およびロードトランジスタ6の ゲート電極24と、ロードトランジスタ7の拡散層22 hとが接続されており、図1に示す他方のLIC16の 接続がなされ、他方の記憶ノード間の接続がなされてい

【0069】また、コンタクトホール26a、26c、26e、26g、26iおよび26j内のコンタクトプラグにそれぞれ接する、コンタクト電極30a、30c、30e、30g、30iおよび30jが、第1の金

属層により形成されている。

【0070】これらの第1の金属層は第3の層間絶縁膜(図示せず)に覆われており、この第3の層間絶縁膜に、コンタクト電極30a、30c、30e、30g、30iおよび30jにそれぞれ違する接続孔31a、31c、31e、31e、31g、31iおよび31jが形成されている。そして、これらの接続孔31a、31c、31e、31g、31iおよび31jの内部には、接続孔プラグが埋め込まれている。

【0071】図5は、第2の金属層および、この第2の 金属層を覆うようにして形成された第4の層間絶縁膜 (図示せず)の平面図を示す。

【0072】図5に示すように、この第4の層間絶縁膜上には、接続孔31a、31c内の接続孔プラグに接する接地線 (V_{SS}) 32と、接続孔31e、31g内の接続孔プラグに接続する電源線 (V_{dd}) 33と、これらの接地線 32 および電源線 30長手方向に平行に配置されるワード分岐線 (ワード線の分路) 34と、接続孔31i、31i内の接続孔プラグに接続されるコンタクト電極35i、35iとが、第20金属層によって形成されている。

【0073】また、第2の金属層は第4の層間絶縁膜(図示せず)に覆われており、この層間絶縁膜の部分に、コンタクト電極35i、35jに達する接続孔36i、36jが形成されている。また、これらの接続孔36i、36jの内部には例えばWプラグなどの接続孔プラグ(図示せず)が埋め込まれている。

【0074】また、図6は、第3の金属層の平面図を示す。図6に示すように、接続孔36i、36jが形成された層間絶縁膜上には、接続孔36i、36j内の接続孔プラグにそれぞれ接するビット線37、38が第3の金属層によって形成されている。

【0075】以上のようにして、この第1の実施形態による6トランジスタ型SRAMが構成されている。

【0076】以上説明したように、この第1の実施形態 による6トランジスタ型SRAMによれば、3端を有す る、平面形状が例えばY字形状の配線溝27に埋め込ま れた溝配線28により、アクセストランジスタ8および ドライバトランジスタ4の拡散層22bと、ドライバト ランジスタ5およびロードトランジスタ7のゲート電極 24と、ロードトランジスタ6の拡散層22eとを接続 して、一方の記憶ノード間(LIC15)の接続を行う とともに、3端を有する平面形状が例えばT字形状の第 1の金属層からなる局所配線29と、接続孔26k内お よびコンタクトホール26d、26h内にそれぞれ埋め 込まれたプラグとにより、アクセストランジスタ9およ びドライバトランジスタ5の拡散層22dと、ドライバ トランジスタ4およびロードトランジスタ6のゲート電 極24と、ロードトランジスタ7の拡散層22hとを接 続して、他方の記憶ノード間(LIC16)の接続を行

うことによって、図1に示す等価回路におけるLIC部 を形成するようにしていることにより、第1の従来例や 第2の従来例のようにゲート電極の分枝部を設ける必要 がなくなるため、従来複雑であったゲート電極のパター ン形状を矩形状にすることができ、その単純化を図るこ とができる。また、第1の従来例においては、第1の金 属層からなるパターン形状が単純である反面、多結晶シ リコンからなるゲート電極のパターン形状が非常に複雑 であったが、この第1の実施形態による6トランジスタ 型SRAMによれば、多結晶Si層からなるゲート電極 のパターン形状と、第1の金属層のパターン形状とをと もに単純化することができ、設計ルールの緩和を図るこ とができる。また、第2の従来例においては、LIC配 線を、第2の金属層から構成する必要が生じていたた め、ワード分岐線を第1の金属層から構成しなければな らなかった。そのため、ワード分岐線を第2の金属層か らなる接地線と電源線との間に配置することが困難とな ってしまい、ワード分岐線(ワード線の分路)の設計ル ールが非常に厳しくなっていたが、この第1の実施形態 20 による6トランジスタ型SRAMによれば、第1の金属 層の形成の段階において、LICの配線の形成が完了し ているため、第2の金属層を用いて、ワード分岐線(ワ ード線の分路) 34を、接地線32と電源線33との間 に、それらの長手方向が互いにほぼ平行になるようにし て配置することができる。これにより、ワード分岐線の 設計ルールの緩和を図ることができるので、第2の金属 層の設計ルールの緩和を図ることができるとともに、第 1の金属層の設計ルールの緩和を図ることができる。し たがって、リソグラフィ工程におけるパターン形成の容 易化を図ることができ、レジストパターンの合わせずれ を低減することができるので、半導体メモリの記憶特性 の変動を防止することができ、ワード線の分路の設計ル ールの緩和を図ることができる。

【0077】次に、この発明の第2の実施形態による6トランジスタ型SRAMについて説明する。

【0078】まず、この発明の第2の実施形態による6トランジスタ型SRAMの等価回路については、第1の実施形態における図1に示す回路と同様であるので説明を省略する。

【0079】次に、この6トランジスタ型SRAMの等価回路を実現する、第2の実施形態による6トランジスタ型SRAMセルの具体的な一例について説明する。

【0080】図7は、半導体基板表面に形成される素子活性領域と、その上層に形成されるゲート電極と、半導体基板表面およびゲート電極を覆うようにして形成される第1の層間絶縁膜(図示せず)との平面図を示す。

【0081】図7に示すように、この第2の実施形態によるメモリセルは、半導体基板に素子活性領域21a~ 21dが形成されており、図1に示すドライバトランジ 50 スタ4、5、ロードトランジスタ6、7およびアクセス

トランジスタ8、9のソース/ドレイン領域を構成する 拡散層22a~22jが、それぞれ素子活性領域21a ~21dの部分に形成されている。そして、ドライバト ランジスタ4およびロードトランジスタ6の配置方向 と、ドライバトランジスタ5およびロードトランジスタ 7の配置方向とは、互いにほぼ平行になるように設けら れている。また、アクセストランジスタ8、9は、それ ぞれドライバトランジスタ4、5が配置された側に配置 されている。また、半導体基板上のゲート絶縁膜(図示 せず)上には、インバータ回路2、3のゲート電極2 3、24とワード線25とが、例えば多結晶Siにより 形成されている。ゲート電極23、24は、それらの長 手方向が互いに平行な直線となる矩形状の部分と、この 直線状の部分からわずかに分岐した形状の凸部23a、 24 a とから構成されている。これらのゲート電極2 3、24とワード線25とは第1の層間絶縁膜(図示せ ず) により覆われている。

【0082】また、図8は、第1の層間絶縁膜に形成された溝配線と、第1の層間絶縁膜上に設けられた第2の層間絶縁膜(図示せず)とを示す。

【0083】図8に示すように、第1の層間絶縁膜の部分には、例えば2端を有する矩形状の配線溝41a、41bが、それらの長手方向が互いにほぼ平行になるように形成されている。この第1の層間絶縁膜においては、配線溝41a、41bの内部に例えばCuやCu合金などの導電材料が埋め込まれており、それぞれ溝配線42a、42bが構成されている。そして、例えばSACなどのようなコンタクトにより、配線溝41a、41bと拡散層22b、22f、22hとが重なる部分において、溝配線42aの両端と拡散層22b、22fとが接続されているとともに、溝配線42bの両端と拡散層22d、2hとが接続されている。これにより、溝配線42aにより、拡散層22bと拡散層22fとが接続されるとともに、溝配線42bにより、拡散層22dと拡散層22hとが接続される。

【0084】また、溝配線42a、42bが形成された第1の層間絶縁膜の上層にさらに第2の層間絶縁膜(図示せず)が設けられており、この第2の層間絶縁膜における溝配線42a、42bのそれぞれの一端の部分に、それぞれ接続孔43a、43bが形成されている。

【0085】また、これらの2層の第1の層間絶縁膜および第2の層間絶縁膜の部分には、拡散層22a、22 c、22e、22g、22i、22jに達するコンタクトホール26a、26c、26e、26g、26i、26jが形成されている。これらのコンタクトホール26a、26c、26e、26g、26i、26jの内部には導電材料からなるコンタクトプラグが埋め込まれる。コンタクトホール26a、26c、26e、26g、26i、26jは、例えば多結晶Si層、W系金属またはTi系金属からなるゲート電極23、24の間におい

て、半導体基板における拡散層 22a、22c、22e、22g、22i、22jと接続するためのものである。また、2層の層間絶縁膜の部分に、ゲート電極 23、24のそれぞれの凸部 23a、24aに達する接続孔 26k、261は、それぞれ後述する上層の配線層とゲート電極 23、24とを接続するためのものであり、接続孔 26k、261内の接続孔 250が、それぞれゲート電極 23、24に接続されている。

「【0086】また、図9は、第1の金属層および、この 第1の金属層を覆うように形成された第3の層間絶縁膜 (図示せず)の平面図を示す。

【0087】図9に示すように、コンタクトホール26 a、26c、26e、26g、26i、26jおよび接 続孔43a、43bが形成されている第2の層間絶縁膜 の上層には、接続孔43a内の接続孔プラグと接続孔2 61内の接続孔プラグ(いずれも図示せず)とを接続す る局所配線44a、44bが形成されている。これらの うちの局所配線44aは、第1の金属層からなり、例え 20 ば2端を有する「~」字形状を有して構成されている。 局所配線44aの一端は、接続孔261内の接続孔プラ グ(図示せず)を介してゲート電極24に接続されてい る。局所配線44aの他端は、接続孔43a内の接続孔 プラグ(図示せず)に接続され、この接続孔プラグを介 して、溝配線42aに接続されている。また、局所配線 44 bは、第1の金属層からなり、局所配線44 aと同 様に、例えば2端を有する「~」字形状を有して構成さ れている。局所配線44bの一端は、接続孔26k内の 接続孔プラグ(図示せず)を介してゲート電極23に接 30 続されている。局所配線44bの他端は、接続孔43b 内の接続孔プラグ(図示せず)に接続され、この接続孔 プラグを介して、溝配線42bに接続されている。

【0088】そして、接続孔261に埋め込まれた接続 孔プラグと、局所配線44aと、接続孔43aに埋め込 まれた接続孔プラグと、溝配線42aとにより、アクセ ストランジスタ8およびドライバトランジスタ4の拡散 層22bと、ドライバトランジスタ5およびロードトラ ンジスタ7のゲート電極24と、ロードトランジスタ6 の拡散層22eとが接続され、図1に示す一方のLIC 40 15の接続がなされている。また、接続孔26kに埋め 込まれた接続孔プラグと、局所配線44bと、接続孔4 3 b に埋め込まれた接続孔プラグと、溝配線 4 2 b とに より、アクセストランジスタ9およびドライバトランジ スタ5の拡散層22dと、ドライバトランジスタ4およ びロードトランジスタ6のゲート電極23と、ロードト ランジスタ7の拡散層22hとが接続されており、図1 に示す他方のLIC16の接続がなされている。これら の接続により、LICの接続がなされ、記憶ノード間の 接続がなされている。

50 【0089】また、コンタクトホール26a、26c、

26e、26g、26i、26j内のコンタクトプラグ にそれぞれ接する、コンタクト電極30a、30c、30e、30g、30i、30jが、第1の金属層により 形成されている。

【0090】これらの第1の金属層は第3の層間絶縁膜(図示せず)に覆われており、コンタクト電極30a、30c、30e、30g、30i、30jにそれぞれ達する接続孔31a、31c、31e、31g、31i、31jが、この第3の層間絶縁膜に形成されている。そして、これらの接続孔31a、31c、31e、31g、31i、31jの内部には、それぞれ接続孔プラグが埋め込まれている。

【0091】図10は、第2の金属層、およびこの第2 の金属層を覆うようにして形成された第4の層間絶縁膜 (図示せず)の平面図を示す。

【0092】図10に示すように、第3の層間絶縁膜上には、接続孔31a、31c内の接続孔プラグに接する接地線(V_{ss})32と、接続孔31e、31g内の接続孔プラグに接続する電源線(V_{dd})33と、これらの接地線 32および電源線 30長手方向に平行に配置されるワード分岐線(ワード線の分路) 34と、接続孔31i、31j内の接続孔プラグに接続されるコンタクト電極 35i、35jとが、第2の金属層によって形成されている。

【0093】また、第2の金属層は第4の層間絶縁膜(図示せず)に覆われており、この第4の層間絶縁膜の部分に、コンタクト電極35i、35jに達する接続孔36i、36jが形成されている。また、これらの接続孔36i、36jの内部には例えばWプラグなどの接続孔プラグ(図示せず)が埋め込まれている。

【0094】また、図11は、第3の金属層の平面図を示す。図11に示すように、接続孔36i、36jの形成された第4の層間絶縁膜上には、接続孔36i、36j内の接続孔プラグにそれぞれ接するビット線37、38が第3の金属層によって形成されている。

【0095】以上のようにして、この第2の実施形態による6トランジスタ型SRAMが構成されている。

【0096】以上説明したように、この第2の実施形態によれば、接続孔261内の接続孔プラグ、局所配線44a、接続孔43a内の接続孔プラグ、および溝配線42aにより、アクセストランジスタ8およびドライバトランジスタ4の拡散層22bと、ドライバトランジスタ4の拡散層22bと、ドライバトランジスタ6の拡散層22eとが接続され、図1に示すLIC15の接続がなされているとともに、接続孔26k内の接続孔プラグ、局所配線44b、接続孔43b内の接続孔プラグ、および溝配線42bにより、アクセストランジスタ9およびドライバトランジスタ5の拡散層22dと、ドライバトランジスタ4およびロードトランジスタ6のゲート電極23と、ロードトランジス

タ7の拡散層22hとが接続され、図1に示すLIC16の接続がなされている。そして、これらの接続により、LICの接続がなされ、記憶ノード間の接続がなされていることにより、第1の金属層からなる局所配線44a、44bの形成の段階において、LICの接続が完了しているので、第1の実施形態におけると同様の効果を得ることができる。

【0097】次に、この発明の第3の実施形態による6トランジスタ型SRAMについて説明する。

0 【0098】まず、この発明の第3の実施形態による6 トランジスタ型SRAMの等価回路については、第1の 実施形態における図1に示す等価回路と同様であるので 説明を省略する。

【0099】次に、この6トランジスタ型SRAMの等価回路を実現する、第3の実施形態による6トランジスタ型SRAMの具体的な一例について説明する。

【0100】図12は、半導体基板表面に形成される素子活性領域と、その上層に形成されるゲート電極と、半導体基板表面およびゲート電極を覆うようにして形成される層間絶縁膜(図示せず)との平面図を示す。

【0101】図12に示すように、この第3の実施形態 によるメモリセルにおいては、半導体基板に素子活性領 域51a~51fが形成されている。これらの素子活性 領域51a~51fのパターン形状は、それぞれ矩形状 であり、互いに1つのトランジスタ領域において、1つ の活性領域を構成している。また、図1に示すドライバ トランジスタ4、5、ロードトランジスタ6、7および アクセストランジスタ8、9のソース/ドレイン領域を 構成するそれぞれの拡散層52a~521が、それぞれ 30 素子活性領域51a~51fの部分に形成されている。 これらの拡散層52a~521は、互いに1つのトラン ジスタごとに独立して形成されており、2つ以上のトラ ンジスタで共有される拡散層領域が存在しない状態に設 けられている。そして、ドライバトランジスタ4および ロードトランジスタ6の配置方向と、ドライバトランジ スタ5およびロードトランジスタ7の配置方向とは、互 いにほぼ平行になるように設けられている。また、アク セストランジスタ8、9は、それぞれドライバトランジ スタ4、5が配置された側に配置されている。また、半 導体基板上のゲート絶縁膜(図示せず)上には、インバ ータ回路2、3のゲート電極23、24とワード線25 とが、例えば多結晶Siにより形成されている。ゲート 電極23、24は、それらの長手方向が互いに平行な直 線となる矩形状の部分と、この直線状の部分からわずか に分岐した凸形状の凸部23a、24aとから構成され ている。なお、これらのゲート電極23、24は、矩形 状の部分のみであってもよい。また、メモリセルにおい て、素子活性領域51a~51f、拡散層52a~52 1、ゲート電極23、24、およびワード線25の配置

は、このメモリセルの図面上下方向の仮想的な中心線に

50

【0102】また、図13は、第1の層間絶縁膜に形成された溝配線と、この第1の層間絶縁膜上に設けられた

第2の層間絶縁膜(図示せず)とを示す。

対して対照に形成されている。

【0103】図13に示すように、半導体基板上のゲート電極23、24およびワード線25などは、第1の層間絶縁膜(図示せず)により覆われている。第1の層間絶縁膜の部分には、例えば2端を有する矩形状の配線溝53a、53bが形成されているとともに、矩形状の電極溝54a、54bが形成されている。これらの配線溝 10

53a、53bおよび電極溝54a、54bの内部には、例えばCuやCu合金などが埋め込まれており、それぞれ溝配線56a、56bおよびコンタクト電極57a、57bが構成されている。これらのうち、溝配線5

6 a は、配線溝 5 3 a の矩形領域と拡散層 5 2 b 、 5 2 j 、 5 2 f との重なる部分において、これらの拡散層 5 2 b 、 5 2 j 、 5 2 f に接続されている。そして、この

溝配線56aを通じて、拡散層52b、52j、52f が互いに接続されている。また、溝配線56bは、配線

構53bの矩形領域と拡散層52d、52h、52lとの重なる部分において、拡散層52d、52h、52l に接続されている。そして、この溝配線56bを通じ

て、拡散層 52d、52h、52lが互いに接続されている。また、コンタクト電極 57aは、電極溝 54aの矩形領域と拡散層 52eとの重なる部分において、拡散

層52eに接続されている。また、コンタクト電極57 bは、電極溝54aの矩形領域と拡散層52gとの重な る部分において、拡散層52gに接続されている。以上

の溝配線56a、56bおよびコンタクト電極57a、 57bと、これらの接続される拡散層とは、例えばSA Cのようにしてコンタクトされている。

【0104】また、構配線56a、56bおよびコンタクト電極57a、57bが形成された第1の層間絶縁膜の上層に、さらに第2の層間絶縁膜(図示せず)が設けられている。そして、この第2の層間絶縁膜の部分に、拡散層52fの上方で、溝配線56aに達する接続孔58aが形成されているとともに、拡散層52dの上方で、溝配線56bに達する接続孔58bが形成されている。また、この層間絶縁膜の部分に、それぞれコンタクト電極57a、57bに達する接続孔59a、59bが 40

それぞれ形成されている。

c、60i、60kは、半導体基板における拡散層52a、52c、52i、52kと後述する上層の配線とを接続するためのものである。また、2層の層間絶縁膜の部分に、ゲート電極23、24、およびそれぞれの凸部23a、24aに達する接続孔61a、61bが形成されている。接続孔61a、61bは、それぞれ後述する上層の配線層とゲート電極23、24とを接続するためのものである。そして、接続孔61a、61b内の接続孔プラグは、それぞれゲート電極23、24に接続されている。

28

【0106】また、図14は、第1の金属層および、この第1の金属層を覆うように形成された第3の層間絶縁膜(図示せず)の平面図を示す。

【0107】図14に示すように、コンタクトホール6 0a、60c、60i、60kおよび接続孔58a、5 8b、61a、61bが形成されている第2の層間絶縁 膜の上層には、接続孔61a内の接続孔プラグと接続孔 58 b内の接続孔プラグ(いずれも図示せず)とを接続 する局所配線62aが形成されているとともに、接続孔 61b内の接続孔プラグと接続孔58a内の接続孔プラ グ(いずれも図示せず)とを接続する局所配線62bが 形成されている。これらのうちの局所配線62aは、第 1の金属層からなり、例えば2端を有する「~」字形状 を有して構成されている。局所配線62aの一端は、接 続孔61a内の接続孔プラグ(図示せず)を介してゲー ト電極23に接続されている。局所配線62aの他端 は、接続孔58b内の接続孔プラグ(図示せず)に接続 され、この接続孔プラグを介して、溝配線56bに接続 されている。また、局所配線62bは、第1の金属層か らなり、局所配線62aと同様に、例えば2端を有する 「~」字形状を有して構成されている。局所配線 6 2 b の一端は、接続孔61b内の接続孔プラグ(図示せず) を介してゲート電極24に接続されている。局所配線6 2 b の他端は、接続孔 5 8 a 内の接続孔プラグ (図示せ ず) に接続され、この接続孔プラグを介して、溝配線5 6 aに接続されている。

【0108】そして、接続孔61aに埋め込まれた接続 孔プラグと、局所配線62aと、接続孔58bに埋め込まれた接続孔プラグと、滞配線56bとにより、アクセ 40ストランジスタ9の拡散層52lと、ドライバトランジスタ5の拡散層52dと、ロードトランジスタ7の拡散層22hと、ドライバトランジスタ4およびロードトランジスタ6のゲート電極23とが互いに接続され、図1に示す一方LIC15の接続がなされている。また、接続孔61bに埋め込まれた接続孔プラグと、局所配線62bと、接続孔58aに埋め込まれた接続孔プラグと、溝配線56aとにより、アクセストランジスタ9の拡散層52lと、ドライバトランジスタ4およびロードトランジスタ6のゲート電極23と、ロードトランジスタ7の拡散層

52hとが互いに接続され、図1に示す他方のLIC16の接続がなされている。これらの接続により、LICの接続がなされている。これらの接続がなされている。【0109】また、コンタクトホール60a、60c、60i、60k内のコンタクトプラグにそれぞれ接続される、コンタクト電極63a、63c、63i、63k、および接続孔59a、59b内の接続孔プラグにそれぞれ接続される、コンタクト電極63e、63gが、第1の金属層により形成されている。

【0110】これらの第1の金属層は、第3の層間絶縁 10 膜(図示せず)に覆われており、コンタクト電極63 a、63c、63e、63g、63i、63kにそれぞれ接続する接続孔64a、64c、64e、64g、64i、64kが、この第3の層間絶縁膜に形成されている。そして、これらの接続孔64a、64c、64e、64g、64i、64kの内部には、それぞれ接続孔プラグが埋め込まれている。

【0111】図15は、第2の金属層、およびこの第2 の金属層を覆うようにして形成された第4の層間絶縁膜 (図示せず)の平面図を示す。

【0112】図15に示すように、第3の層間絶縁膜上には、接続孔64a、64c内の接続孔プラグに接する接地線(V_{SS})32と、接続孔64e、64g内の接続孔プラグに接続する電源線(V_{dd})33と、これらの接地線32および電源線33の長手方向に平行に配置されるワード分岐線(ワード線の分路)34と、接続孔64i、64k内の接続孔プラグに接続されるコンタクト電極65i、65kとが、第2の金属層によって形成されている。

【0113】また、第2の金属層は、第4の層間絶縁膜(図示せず)に覆われており、この第4の層間絶縁膜の部分に、コンタクト電極65i、65kに達する接続孔66i、66kが形成されている。また、これらの接続孔66i、66kの内部には例えばWプラグなどの接続孔プラグ(図示せず)が埋め込まれている。

【0114】また、図16は、第3の金属層の平面図を示す。図16に示すように、接続孔66i、66kの形成された第4の層間絶縁膜上には、接続孔66i、66k内の接続孔プラグにそれぞれ接続するビット線37、38が第3の金属層によって形成されている。

【0115】以上のようにして、この第3の実施形態による6トランジスタ型SRAMが構成されている。

【0116】以上説明したように、この第3の実施形態によれば、溝配線56aおよび第1の金属層からなる局所配線62bを用いて、アクセストランジスタ8の拡散層52jと、ドライバトランジスタ4の拡散層52bと、ロードトランジスタ6の拡散層22fと、ドライバトランジスタ5およびロードトランジスタ7のゲート電極24とが接続されているとともに、溝配線56bおよび第1の金属層からなる局所配線62aを用いて、アク50

セストランジスタ9の拡散層521と、ドライバトランジスタ5の拡散層52dと、ロードトランジスタ7の拡散層52hと、ドライバトランジスタ4およびロードトランジスタ6のゲート電極23とが接続されて、LICの接続がなされ、記憶ノード間の接続がなされていることにより、第1の金属層からなる局所配線62a、62bの形成の段階において、LICの接続が完了しているので、第1の実施形態におけると同様の効果を得ることができる。

7 【0117】以上、この発明の実施形態について具体的 に説明したが、この発明は、上述の実施形態に限定され るものではなく、この発明の技術的思想に基づく各種の 変形が可能である。

【0118】例えば、上述の実施形態において挙げた数値、材料、局所配線やゲート電極のパターン形状および用いられる材料、構成はあくまでも例に過ぎず、必要に応じてこれと異なる、数値、材料、局所配線やゲート電極のパターン形状および用いられる材料や構成を用いることが可能である。

20 【0119】また、例えば上述の第1~第3の実施形態による6トランジスタSRAMにおいて、溝配線の材料として、CuやCu合金を用いたが、これら以外の材料、例えばアルミニウム(A1)やA1合金などを用いることが可能である。また、配線溝の底面の部分に形成されたコンタクトホールの内部に埋め込む材料として、タンタル(Ta)や窒化タンタル(TaN)などを下地膜として配線溝と連続的に埋め込まれたCuやCu合金から構成するようにしても良く、また、溝配線の材料と、コンタクトホールの内部に埋め込む材料とを別の材30 料から構成するようにしても良い。

[0120]

【発明の効果】以上説明したように、この発明の第1の 発明による半導体メモリによれば、少なくとも、半導体 メモリの第1の記憶ノードの部分を構成する拡散層どう しを、溝配線を用いて接続するようにしていることによ り、さらにその上層に、第2の層間絶縁膜を介して局所 配線を形成することができ、この局所配線によって、第 2の記憶ノードの部分を構成する拡散層どうしを接続さ せることが可能となるので、局所配線の形成の段階にお 40 いて、記憶ノード部の構成に必要なすべての接続を完了 させることができ、第1の金属層により記憶ノード部の 接続を行うことができる。また、この第1の発明によれ ば、素子活性領域のパターン形状とゲート電極のパター ン形状との単純化を図ることができるので、リソグラフ ィ工程におけるパターン形成の容易化を図り、レジスト パターンの合わせずれを低減することができ、半導体メ モリの記憶特性の変動を防止するとともに、ワード線の 分路における設計ルールの緩和を図ることができる。

【0121】また、この発明の第2および第3の発明に よる半導体メモリによれば、半導体メモリの第1の記憶

形成された接続孔を示す平面図である。 【図11】この発明の第2の実施形態による6トランジ スタ型SRAMセルの第3の金属層を示す平面図であ

32

ノードの部分を構成する拡散層どうしを第1の溝配線を 用いて接続し、第2の記憶ノードの部分を構成する拡散 層どうしを第2の溝配線を用いて接続するようにしてい ることにより、さらにその上層に、第2の層間絶縁膜を 介して第1の局所配線および第2の局所配線を形成する ことができ、これらの局所配線によって、第1の記憶ノ ードの部分を構成する拡散層と第2のゲート電極とを接 続することができるとともに、第2の記憶ノードの部分 を構成する拡散層と第1のゲート電極とを接続すること ができるので、第2の層間絶縁膜上に形成された第1お 10 よび第2の局所配線の形成までの段階において、記憶ノ ード部の構成に必要なすべての接続が完了させることが でき、これによって、その上層に形成される配線の設計 ルールの緩和を図ることができる。また、これらの第2 の発明および第3の発明によれば、素子活性領域のパタ ーン形状とゲート電極のパターン形状との単純化を図る ことができ、リソグラフィ工程におけるパターン形成の 容易化を図ることができるので、レジストパターンの合 わせずれを低減することができ、これによって、半導体 メモリの記憶特性の変動を防止するとともに、ワード分 岐線などの配線における設計ルールの緩和を図ることが できる。

【図面の簡単な説明】

【図1】この発明の第1の実施形態による6トランジス 夕型SRAMセルの等価回路図である。

【図2】この発明の第1の実施形態による6トランジス タ型SRAMセルの拡散層およびゲート電極を示す平面 図である。

【図3】この発明の第1の実施形態による6トランジス 夕型SRAMセルの溝配線およびコンタクトホールを示 30 す平面図である。

【図4】この発明の第1の実施形態による6トランジス タ型SRAMセルの第1の金属層および層間絶縁膜に形 成された接続孔を示す平面図である。

【図5】この発明の第1の実施形態による6トランジス 夕型SRAMセルの第2の金属層および層間絶縁膜に形 成された接続孔を示す平面図である。

【図6】この発明の第1の実施形態による6トランジス 夕型SRAMセルの第3の金属層を示す平面図である。

【図7】この発明の第2の実施形態による6トランジス タ型SRAMセルの拡散層およびゲート電極を示す平面 図である。

【図8】この発明の第2の実施形態による6トランジス タ型SRAMセルの溝配線およびコンタクトホールを示 す平面図である。

【図9】この発明の第2の実施形態による6トランジス 夕型SRAMセルの第1の金属層および層間絶縁膜に形 成された接続孔を示す平面図である。

【図10】この発明の第2の実施形態による6トランジ スタ型SRAMセルの第2の金属層および層間絶縁膜に 50

【図12】この発明の第3の実施形態による6トランジ スタ型SRAMセルの拡散層およびゲート電極を示す平 面図である。

【図13】この発明の第3の実施形態による6トランジ スタ型SRAMセルの溝配線およびコンタクトホールを 示す平面図である。

【図14】この発明の第3の実施形態による6トランジ スタ型SRAMセルの第1の金属層および層間絶縁膜に 形成された接続孔を示す平面図である。

【図15】この発明の第3の実施形態による6トランジ スタ型SRAMセルの第2の金属層および層間絶縁膜に 形成された接続孔を示す平面図である。

【図16】この発明の第3の実施形態による6トランジ スタ型SRAMセルの第3の金属層を示す平面図であ

【図17】従来の6トランジスタ型SRAMセルの等価 回路図である。

【図18】第1の従来例によるA型の完全CMOS-S RAMセルを示す平面図である。

【図19】第1の従来例によるA型の完全CMOS-S RAMセルを示す平面図である。

【図20】第1の従来例によるA型の完全CMOS-S RAMセルを示す平面図である。

【図21】第2の従来例による完全CMOS-SRAM セルを示す平面図である。

【図22】第2の従来例による完全CMOS-SRAM セルを示す平面図である。

【図23】第2の従来例による完全CMOS-SRAM セルを示す平面図である。


【符号の説明】

1・・・フリップフロップ回路、2・・・インバータ回 路、4、5・・・ドライバトランジスタ、6、7・・・ ロードトランジスタ、8、9・・・アクセストランジス タ、10、32・・・接地線、11、33・・・電源 線、12、25・・・ワード線、13、37・・・ビッ ト線、17・・・ビットコンタクト部、21a~21 d、51a~51f・・・素子活性領域、22a~22 h、52a~521···拡散層、23、24··・ゲ ート電極、23a、24a・・・凸部、26a、26 c, 26d, 26e, 26g, 26h, 26i, 26 j、60a、60c、60i、60j・・・コンタクト ホール、26k、31a、31c、31e、31g、3 1i, 31j, 36i, 36j, 43a, 43b, 58 a, 58b, 59a, 59b, 61a, 61b, 64 a、64e、64i、64k、66i、66k···接


続孔、27、41a、41b、53a、53b・・・配

線溝、28、42a、42b、56a、56b···溝 配線、29、44a、44b、62a、62b···局 所配線、30a、30c、30e、30g、30i、3 0 j、3 5 i、3 5 j、5 7 a、5 7 b、6 3 a、6 5 i、6 5 k・・・コンタクト電極、3 4・・・ワード分岐線、5 4 a、5 4 b・・・電極溝


【図1】




[図2] [図3]




【図4】




【図5】





【図6】




[図7]









【図12】




【図13】




【図14】




【図15】




【図16】




【図20】




【図23】







【図18】



【図19】



【図21】



【図22】

